“인텔, 18A 공정으로 차세대 CPU 본격 양산…성능·효율 모두 향상” [인텔 테크투어 2025]

인텔의 ‘4년간 5개 공정 전환’ 계획의 종착점인 ‘인텔 18A’ 공정이 완성 단계에 다다랐다. 인텔은 9월 28일부터(현지시각) 30일까지 미국 애리조나주 피닉스에서 열린 ‘인텔 테크 투어 2025 미국’ 행사를 통해 2025년 하반기로 예정했던 ‘인텔 18A’ 공정의 완성과 대량 생산 시작을 선언했다. 오레곤과 애리조나에서 제조하며, 수율도 이미 ‘지난 15년간 인텔의 평균 수준 이상’을 달성했다는 설명이다.

인텔 18A 공정은 이전 ‘인텔 3’ 공정 대비 큰 폭의 변화가 있다. 트랜지스터 형태는 ‘핀펫(FinFET)’에서 ‘GAA(Gate-all-around)’로도 알려진 ‘리본펫(RibbonFET)’으로 바뀌었고, 후면전력공급기술 ‘파워비아(PowerVIA)’가 전격 도입됐다. GAA와 후면전력공급기술이 동시 적용된 공정은 인텔 18A가 최초다. 

인텔 18A는 이를 통해 전 세대 대비 1.3배의 밀도와 와트당 성능 15% 향상, 동일 성능에서 25% 소비전력 절감이라는 성과를 거뒀다고 밝혔다. 새로운 인텔 18A 공정은 내부적으로는 차세대 코어 프로세서 ‘팬서 레이크(Panther Lake)’와 차세대 E-코어 기반 제온 6+ 프로세서 제품군이 될 ‘클리어워터 포레스트(Clearwater Forest)’ 등에 사용되며, 미국 국방부 등 외부 고객들과의 외부 계약에도 이 공정이 활용된다.

케빈 오버클리(Kevin O’Buckley) 인텔 파운드리 서비스 총괄 부사장은 이 자리에서 “인텔은 미국에서 오랜 기간동안의 제조 역사를 가지고 있다”며 “AI 시대에 우리는 위기와 기회를 동시에 마주하고 있다. 그리고 파운드리 비즈니스는 단순히 기술만으로 성공할 수 있는 것은 아니며 고객과의 신뢰가 중요하다”고 말했다. 

최근 AI에 대한 수요 증가 등으로 반도체 업계에서 AI 칩의 수요는 매년 1.7배 늘어나고 있고, 투자도 크게 늘고 있다. 이렇게 빠르게 늘고 있는 성능 수요를 충족시키기 위해서는 복잡성과 가치에 대한 인식과 방향성의 전환이 필요하다고 언급됐다. 대표적인 변화가 기존의 ‘단일 칩’ 기반 설계에서 여러 칩을 조합한 ‘칩렛’ 기반 설계로의 변화다. 칩렛 기반 변화와 함께 유연성은 더 커졌고, 비용은 올랐지만 가치는 더 커졌다는 설명이다.

인텔도 이미 지난 세대들부터 본격적으로 타일 기반의 분리형 설계를 제품 제조에 적용하고 있다. 2023년의 설계에서는 4개 타일과 8개의 HBM을 12개 EMIB로 연결하는 구성이었지만, 2026년에는 EMIB 수를 20개로 늘려서 12개 IBM과 4개 타일을 연결해 더 큰 면적의 칩처럼 만들 수 있게 될 예정이다. 2028년에는 8개 칩과 24개 HBM을 38개의 EMIB으로 연결해 2026년보다도 50%가량 더 커진 패키지를 지원할 계획이다.

인텔의 타일 기반 분리형 설계는 이미 이전 세대에서 다양한 시도가 이뤄져 왔다. 이미 초대 코어 울트라 ‘메테오 레이크(Meteor Lake)’ 등에서 인텔의 여러 공정에서 만들어진 칩과 외부 공정으로 만들어진 칩이 하나의 제품으로 결합될 수 있음을 성공적으로 증명했다. 올해와 내년 본격적으로 선보일 ‘인텔 18A’ 공정 기반 제품 ‘팬서 레이크(Panther Lake)’와 ‘클라어워터 포레스트(Clearwater Forest)’ 또한 지금까지 검증된 다양한 패키징 기술들을 적극 활용한다.

케빈 오버클리 부사장은 “팬서 레이크와 클리어워터 포레스트에 적용될 인텔 18A 공정은 트랜지스터 밀도와 전력 공급 모두에서 혁신을 이룬 공정이다. 패키징에서도 EMIB와 포베로스 기술, 포베로스 다이렉트 기술 등으로 더 고도화된 구성을 지원한다”고 밝혔다. 이어 “미국 애리조나에 위치한 18A 공정 제조 시설인 ‘팹 52’는 이미 7월부터 매끄럽게 운영되기 시작해, 지금은 완전 가동 상태”라고 강조했다.

크리스 아우트 (Chris Auth) 인텔 첨단 기술 프로그램 및 서비스 부문 디렉터는 “인텔 18A는 리본펫(RibbonFET)과 후면전력공급기술 파워비아(PowerVIA)가 함께 적용된 첫 공정”이라고 밝혔다. GAA(Gate-all-around)로도 불리는 ‘리본펫’은 이미 삼성전자가 3nm 대에서 양산에 들어간 바 있지만, GAA와 후면전력공급기술이 동시에 적용된 것은 인텔의 18A가 처음으로 알려졌다. 

크리스 아우트 디렉터는 “리본펫은 게이트의 모든 면을 감싸는 구조로 더 뛰어난 게이트 제어 성능과 확장성, 디자이너를 위한 더 높은 유연성을 제공하는 궁극의 트랜지스터 구조가 될 것”이라 밝혔다. 이어 “파워비아는 실리콘 후면으로 전력을 공급해 전면 밀도를 개선할 수 있다. 이를 통해 10% 정도 향상된 밀도와 셀 활용도를 제공하고, 패키지에서 트랜지스터로의 전압 공급에서 손실은 30% 줄일 수 있게 됐다”고 말했다.

비용적 측면에서도 여러 최적화를 통한 비용 상승을 최적화한 부분이 눈에 띈다. 크리스 아우트 디렉터는 “인텔 18A에 파워비아를 긴밀히 통합하고 전면의 메탈 레이어 수를 최적화해 비용을 줄였다”며 “후면전력공급 기술을 적용했음에도 기존 대비 비용 상승은 최대한 억제됐다”고 언급했다. 

리본펫과 파워비아 기술이 모두 적용된 인텔 18A는 기존의 ‘인텔 3’ 공정 대비 상당한 성능 향상을 달성한 것으로 소개됐다. 크리스 아우트 디렉터는 “인텔 18A는 기존 인텔 3 대비 칩 밀도 면에서 1.3배 개선됐다. 기존 인텔 3 대비 동작 속도 측면의 와트당 성능에서 15% 개선됐고, 같은 성능에서의 전력 소비는 25% 줄었다”고 말했다. 

이어 크리스 아우트 디렉터는 “인텔 18A는 오레건과 애리조나 등 두 개 지역에서 생산된다. 4분기부터 대량 생산 단계에 들어가며, 이제 안정화 단계까지 달성했다. 현재 인텔 18A는 지금까지 15년간 인텔의 공정이 보여 온 생산성과 동등한 수준 이상을 이미 달성했다”고 강조했다.

나비드 샤리아리(Navid Shahriari) 인텔 파운드리 기술 및 제조, 패키징 및 테스팅 부문 수석부사장은 “AI 생태계에서 이종 다이간 패키지 결합 기술의 중요성이 높아졌다”며 “인텔은 패키징 기술에서 EMIB, 포베로스, 포베로스 다이렉트까지 다양한 역량을 확보하고, 이를 전 세계에서 제공하고 있다”고 말했다.

‘팬서 레이크’는 인텔의 패키징 기술 중 포베로스-S 기술을 사용한다. 이 기술은 36마이크로미터(1마이크로미터: 100만분의 1미터) 간격의 배선 연결 밀도로 구현되며, 이미 2019년 대량 생산이 검증된 바 있는 기술이다. ‘클리어워터 포레스트’에서 다이간 연결에 사용되는 EMIB 기술 역시 45마이크로미터 간격의 배선 연결 밀도를 활용하며, 이미 2019년부터 대량생산이 검증된 기술이다.

인텔의 ‘포베로스 다이렉트(Foveros Direct)’ 기술은 이번 ‘클리어워터 포레스트’에서 처음 대량 양산에 활용되는 기술이다. 인텔은 이 ‘포베로스 다이렉트’ 기술을 인텔 18A 공정 기반으로 만들어진 클리어워터 포레스트의 컴퓨트 다이와 인텔 3 공정 기반으로 만들어진 액티브 베이스 다이 사이 결합에 사용한다. 9마이크로미터 간격의 배선 밀도와 함께 에너지 효율적인 다이대 다이 직접 연결을 지원한다. 이 기술은 2026년 ‘클리어워터 포레스트’의 생산 시점에 맞춰 대량 생산을 달성한다는 계획이다.

한편, 인텔은 이러한 다양한 타일들이 복잡하게 조합된 제품을 양산하는 데 있어 제품 불량률을 줄일 수 있는 ‘다이 소트(Die Sort)’ 서비스를 제공한다. 이는 제품의 패키징 전 단계에서 제조에 투입될 각 다이들의 품질을 확인하고 선별해 제품화 이후 발견될 수 있을 불량을 줄일 수 있는 서비스다. 다이 소트 서비스를 사용할 경우 양품 다이 선별 수율은 각 다이당 1.5% 정도 올라가고, 사용되는 다이 수가 많아질수록 누적 효과는 커진다. 나비드 샤리아리 수석부사장은 “팬서 레이크와 클리어워터 포레스트도 이미 이 서비스를 활용하고 있다”고 덧붙였다.

피닉스=권용만 기자

yongman.kwon@chosunbiz.com