중국 화웨이가 내년부터 3나노미터(3nm) 공정 기반 칩 양산을 시작할 계획인 것으로 알려졌다. 기존 EUV(극자외선) 노광 장비 반입이 불가능한 상황에서 중국 내 독자 기술을 토대로 공급망 자립화를 준비하고 있다는 관측이 나온다.
2일 중국 경제일보·대만 UDN 등 현지 언론은 화웨이가 자체 설계를 기반으로 중국 최대 파운드리인 SMIC와 협력해 GAA(게이트올어라운드) 기반 3나노 칩 개발에 속도를 내고 있다고 보도했다. GAA는 차세대 트랜지스터 구조로, 전류 누설을 줄이고 성능을 극대화할 수 있는 공정이다. 삼성전자는 3나노부터 GAA기술을 가장 먼저 활용했고, TSMC는 2나노에서 처음 도입했다.
화웨이는 내년 중 3나노 칩의 테이프아웃(양산을 위한 최종 설계 확정)을 목표로, 빠르면 2026년 양산에 돌입하는 것을 목표로 기술 개발에 속도를 내고 있다.
관건은 수율이다. SMIC는 현재 7나노 및 5나노 공정에서도 수율이 50%를 밑도는 것으로 업계는 보고 있다.
EUV 장비를 도입할 수 없는 상황에서, 화웨이와 SMIC는 DUV(심자외선) 기반 리소그래피 장비에 멀티패터닝을 적용하는 방식으로 공정을 수행하고 있다. 사용 중인 SSA800 장비는 중국 상하이 마이크로 일렉트로닉스 이큅먼트(SMEE) 제품이다.
앞서 화웨이는 기존에도 EUV 없이 ‘기린 9000S’, ‘기린 X90’ 등 고성능 칩을 출시했다. 실제 공정은 7나노에 가깝지만, 칩렛 설계 및 고급 패키징 기술을 활용해 5나노급 성능을 확보했다는 평가를 받았다.
이번 3나노 개발은 GAA 외에도 탄소나노튜브 기반 반도체 등 실험적 접근도 병행하고 있는 것으로 알려졌다. 이는 기존 실리콘 트랜지스터의 한계를 보완하고, 차세대 소재 기반 칩 기술 주도권을 확보하려는 포석으로 관측된다.
화웨이의 이 같은 행보는 2019년 미국의 엔티티 리스트 지정 이후 불가능해 보였던 첨단 반도체 독립을 향한 정면 돌파 전략의 연장선이다. 구글·인텔·퀄컴 등과의 거래가 막힌 이후 자체 운영체제(하모니OS)와 칩 개발에 집중해 왔으며, 최근에는 노트북·PC에도 자체 칩을 적용하기 시작했다.
시장에선 화웨이의 3나노 양산 가능성을 신중하게 보고 있다. 반도체 장비업계 한 관계자는 "설계와 테스트 수준에선 진전이 있어 보이지만, 고수율 대량 생산은 TSMC나 삼성도 수년간의 경험 축적이 필요했던 영역이다"라며 "화웨이의 3나노 도전은 기술력 과시 이상의 전략적 메시지다"라고 분석했다.
이선율 기자
melody@chosunbiz.com