“매트릭스 코어, CPU ISA에 통합 구현… 벡터 엔진은 지금이 최적” [스냅드래곤 X2]

“스냅드래곤 X2의 매트릭스 코어는 ISA(Instruction set architecture)에 완전히 통합돼 다양한 장점을 누린다. 중앙처리장치(CPU)와 그래픽처리장치(GPU), 신경망처리장치(NPU), 매트릭스 코어 등 머신러닝(ML) 가속기는 상호 보완적인 관계고, 상위 소프트웨어 레이어가 각 하드웨어로 워크로드를 적절히 분배하도록 발전할 것이다.”

프라딥 카나파티필라(Pradeep Kanapathipillai) 퀄컴 엔지니어링 부사장 겸 CPU 아키텍트는 11월 11~12일 양일간 미국 캘리포니아주 샌디에고 일원에서 열린 ‘스냅드래곤 X 시리즈 아키텍처 딥다이브 2025’ 행사 기간 중 가진 인터뷰에서 스냅드래곤 X2의 CPU 클러스터에 탑재된 ‘매트릭스 코어’에 대해 이와 같이 설명했다.

퀄컴이 스냅드래곤 X2 시리즈에 사용한 3세대 오라이온(Oryon) 코어는 이전 세대와 비교해 새로운 Armv9 ISA와 매트릭스 코어 등의 기술적 변화가 눈에 띈다. 특히 퀄컴은 행렬 연산을 위한 ‘매트릭스 코어’를 GPU에 포함하거나 각 코어의 벡터 연산 유닛에 명령어 확장으로 대응하는 것이 아닌 별도 유닛 추가와 ISA 통합으로 대응한 부분이 흥미롭다. 한편, 퀄컴은 PC 시장을 위한 스냅드래곤 X 시리즈가 앞으로도 흥미로운 제품들이 준비됐다고 언급했다.

프라딥 카나파티필라 퀄컴 엔지니어링 부사장 겸 CPU 아키텍트는 새로운 ‘스냅드래곤 X2’ 제품에 대해 “훌륭한 제품이고 작업에 참여할 수 있어 기쁘다. 제품에 탑재된 오라이온 코어는 이제 3세대고, 앞으로도 매우 흥미로운 로드맵이 준비됐다”며 “스냅드래곤 X 시리즈는 단발성 제품이 아니라 매우 활발한 미래 로드맵이 있다”고 밝혔다.

퀄컴은 ‘스냅드래곤 X2’ 시리즈에서도 성능과 함께 ‘효율’을 강조한다. 이에 대해 프라딥 카나파티필라 부사장은 “최대 피크 성능이 높아진다고 해도 전력 효율 등 어떤 효율 지표에서도 영향을 받는 것은 아니다. 멀티스레드 벤치마크 결과는 코어 수와 각 코어가 제공하는 코어당 성능, 전체적인 집합 효과 등에 의해 결정된다. 이는 마이크로아키텍처와 물리적 설계에서 우리가 만드는 에너지 효율 개선을 제한하거나 방해하지 않는다”고 설명했다.

스냅드래곤 X2 시리즈의 CPU 코어 구성에서 눈여겨 볼 만한 특징 중 하나는 ‘매트릭스 코어’다. 프라딥 카나파티필라 부사장은 이 매트릭스 코어를 GPU나 NPU에 넣지 않고 CPU 코어 클러스터에 독립 유닛으로 넣은 이유에 대해 “가속기가 어떻게 사용될지에 따라 다르다. NPU와 GPU, CPU에 도착하는 AI 워크로드는 성능과 전력 특성, 하드웨어가 제공하는 기능 수준 등에서 서로 크게 다르다”고 지적했다. 

이어 “CPU에 구성된 매트릭스 코어는 클러스터당 하나씩 존재해 총 세 개가 있고, ISA(Instruction set architecture)에 통합됐다”며 “이러한 구현 방식의 장점은 머신러닝 기능 기반을 매우 세밀한 함수 단위까지 CPU 명령어 스트림에 직접 인터리브(Interleave)해 실행할 수 있다. DMA 엔진처럼 오프로딩을 설정하거나 지연시간을 감수할 필요가 없다. CPU 명령어와 통합돼 있어서 캐시와 메모리 일관성 등 CPU가 누리는 장점도 그대로 누린다. 소프트웨어 측면에서도 이 가속기는 공개된 ISA이기 때문에 소프트웨어 측면에서도 이점이 있다”고 설명했다.

또한 “CPU와 GPU, NPU, 매트릭스 코어 등의 가속기는 서로 상호 보완적 관계다. 예를 들면 NPU는 이미지 처리에, GPU는 고급 그래픽 처리에, CPU는 작은 규모의 행렬이나 버텍스 처리에 유리하다”며 “결국 상위 소프트웨어 레이어가 각 워크로드를 가장 적합한 하드웨어로 적절히 분배하도록 발전할 것”이라 덧붙였다.

퀄컴은 ‘스냅드래곤 X2’에서도 벡터 파이프라인 구조를 경쟁 제품보다 좁은 128비트 폭 4파이프 구조를 유지했다. 프라딥 카나파티필라 부사장은 이런 구조를 유지한 이유에 대해 “현재로는 128비트 폭 벡터 파이프가 최적이라 보고 있다”며 “명령어는 더 넓은 벡터 길이에 대한 처리를 지원하지만 하드웨어는 이를 128비트 단위로 나누어 처리한다. SVE(Scalable Vector Extension)나 벡터 길이 비종속(VL-agnostic) 모델 관점에서는 폭을 256비트로 넓힌다고 특별한 이점이 있다고 보지는 않는다. 중요한 것은 총 처리량이고, 총 처리량을 충분히 제공하면 문제는 없다”고 밝혔다.

한편, 프라딥 카나파티필라 부사장은 향후 프로세서 설계의 지향점에 대해 “PC에서 CPU의 역할을 생각하면 IPC(클럭당 명령어 처리량), 동작 속도, 전력 효율 등 세 가지는 앞으로도 변함없이 중요할 것이다. 머신러닝과 AI 가속 등 새로운 워크로드가 등장하고 있으므로 이를 위한 가속기 관련 로드맵도 계속 강화할 것이다. 이러한 가속기들에는 주어진 전력에서 최대 성능을 내는 것이 핵심이다”라고 제시했다. 또한 “오라이온 코어는 완전 독자 설계지만 Armv9 명령어 체계를 따른다. 앞으로도 독자 ISA를 만들 계획은 없다”고 덧붙였다.

샌디에고=권용만 기자

yongman.kwon@chosunbiz.com